台积电2nm工艺密度提升10%，重回半导体工艺第一目标
在技术论坛上， 台积电首次全面公开了旗下的3nm及2nm工艺技术指标 ，相比3nm工艺，在相同功耗下，2nm速度快10~15%;相同速度下，功耗降低25~30%。
然而性能及功耗看着还不错，但台积电的2nm工艺在晶体管密度上挤牙膏，只提升了10%，按照摩尔定律来看的话，新一代工艺的密度提升是100%才行，实际中也能达到70-80%以上才能算新一代工艺。
台积电没有解释为何2nm的密度提升如此低，很有可能跟使用的纳米片电晶体管(Nanosheet)技术有关，毕竟这是新一代晶体管结构，考验很多。
密度提升只有10%的话，对苹果及、AMD、高通、NVIDIA等客户来说，这是不利于芯片提升的，要么就只能将芯片面积做大，这无疑会增加成本。
更重要的是，台积电表示2nm工艺要到2025年才能量产，意味着芯片出货都要2026年了，4年后才能看到，工艺升级的时间也要比之前的5nm、3nm更长。
台积电在2nm工艺上的挤牙膏，倒是给了Intel一个机会，因为后者预计在2024年就要量产20A工艺及改进版的18A工艺了，同样也是“2nm”级别的。
目前两家的2nm工艺都是PPT上的，但是台积电这次的2nm工艺表现不尽如人意，这让Intel励志重回半导体工艺第一的目标有了可能。
